Perpustakaan yang ditulis dalam Verilog
Piccolo
CPU RISC-V, pipeline 3 tahap sederhana, untuk aplikasi kelas bawah (mis., tertanam, IoT) (oleh CTSRD-CHERI).
- 5
- Apache License 2.0
kasirga_gok_2023
Kasırga - Gök Sayısal İşlemci Kategorisi RISC-V İşlemci Tasarımı.
- 5
- GNU General Public License v3.0 only
Kiwi-Project-Samples
Contoh proyek untuk uLab Kiwi FPGA + ESP32, dan papan pengembangan Kiwi Lite.
- 4
rv32-cpu
Upaya sukses pertama saya untuk membangun CPU RISC-V..
- 2
- GNU General Public License v3.0 only
SDRAM_Controller_Verilog
Pengontrol SDRAM ini untuk MT48LC32M16 SDRAM. Modul ini dirancang dengan asumsi bahwa clock rate adalah 100MHz..
- 2
Verilog_UDP_TCP
Modul ini lebih banyak dan lebih banyak digunakan untuk mengakses IP/TCP+UDP. Viết bằng Verilog. Đề tài thực hiện cho Đồ án thiết kế luận lý..
- 1
- MIT
psram-tang-nano-9k
Pengontrol PSRAM/HyperRAM open source untuk Sipeed Tang Nano 9K / Gowin GW1NR-LV9QN88PC6/15 FPGA (oleh dominicbeesley).
- 1
- Apache License 2.0