Perpustakaan yang ditulis dalam SystemVerilog

cheshire

SoC RISC-V 64-bit berkemampuan Linux minimal yang dibangun di sekitar CVA6 (oleh platform pulp).
  • 44
  • GNU General Public License v3.0

C128_MiSTer

  • 35

wd65c02

Siklus implementasi FPGA yang akurat dari berbagai varian CPU 6502.
  • 23
  • GNU General Public License v3.0 only

verilog-ext

Ekstensi Verilog untuk Emacs.
  • 23
  • GNU General Public License v3.0 only

DDR4_controller

  • 22
  • Apache License 2.0

mil1553-spi

MIL-STD-1553 <->jembatan SPI.
  • 21
  • MIT

cortex-m0-soft-microcontroller

Implementasi mikrokontroler lunak dari ARM Cortex-M0.
  • 18
  • MIT

Tiny_But_Mighty_I2C_Master_Verilog

Modul Master Verilog I2C.
  • 16
  • GNU General Public License v3.0 only

FPGA-Video-Processing

Pemrosesan video waktu nyata dengan Filter Gaussian + Sobel yang menargetkan Artix-7 FPGA.
  • 15

dnn-engine

AXI-Stream Universal DNN Engine dengan Novel Dataflow memungkinkan 70,7 Gops/mm2 pada TSMC 65nm GP untuk 8-bit VGG16.
  • 15

SVA-AXI4-FVIP

Properti YosysHQ SVA AXI.
  • 14
  • ISC

libsv

Pustaka IP perangkat keras digital SystemVerilog dengan sumber terbuka dan berparameter.
  • 13
  • MIT

ndk-app-minimal

Aplikasi Minimal berdasarkan Network Development Kit (NDK) untuk kartu FPGA.
  • 13
  • BSD 3-clause "New" or "Revised"

clic

Pengontrol interupsi cepat RISC-V (dengan platform pulp).
  • 11
  • Apache License 2.0

rggen-sv-rtl

Modul RTL SystemVerilog umum untuk RgGen.
  • 9
  • MIT

mips_cpu

MIPS Siklus Tunggal 32 bit.
  • 9

hardcloud

FPGA sebagai Perangkat Offloading OpenMP..
  • 9
  • Apache License 2.0

risc-v-single-cycle

CPU Single Cycle Risc-V 32 bit.
  • 8

rp32

Prosesor RISC-V dengan CPI=1 (setiap instruksi dieksekusi dalam satu siklus clock)..
  • 6
  • Apache License 2.0

simple10GbaseR

FPGA latensi rendah 10GBASE-R PCS.
  • 4
  • MIT

Arithmetic-Circuits

Repositori ini berisi modul berbeda yang menjalankan operasi aritmatika. (oleh GabbedT).
  • 2
  • MIT

v_fplib

Perpustakaan Verilog FPU.
  • 1
  • GNU General Public License v3.0

picoMIPS

prosesor picoMIPS melakukan transformasi affine.
  • 1
  • MIT

RV32-Apogeo

RISC-V 32 bit, 7 tahap, Rusak, prosesor spekulatif masalah tunggal. Inti mengimplementasikan ekstensi B, C, dan M. Cache I dan D tersedia..
  • 1
  • MIT

risc-v_pipelined_cpu

RISC-V CPU dengan pipa 5 tahap, ditulis dalam SystemVerilog.
  • 0

FPGAprojects

Kode Verilog untuk proyek FPGA yang saya lakukan pada tahun 2019, termasuk CPU MIPS pipelined 5 tahap..
  • 0

TCB

Tightly Coupled Bus, kompleksitas rendah, bus sistem performa tinggi..
  • 0
  • Apache License 2.0

basys3_fpga_sandbox

Mempelajari dasar-dasar Systemverilog, testbench, dan lainnya..
  • 0

osdr-q10

File desain jangkar Orion, firmware, dan kode FPGA..
  • 0