Perpustakaan yang ditulis dalam VHDL

pyxhdl

Frontend Python Untuk VHDL Dan Verilog.
  • 7
  • GNU General Public License v3.0

SoC

Repo Github untuk kursus FPGA Tertanam oleh Vincent Claes.
  • 7

rggen-sample

  • 7
  • MIT

REX_Classic

REX untuk TRS-80 Model 100, 102, 200.
  • 7

fiate

Alat Uji Otomatis Injeksi Kesalahan.
  • 6
  • Apache License 2.0

upduino-projects

Berbagai proyek VHDL telah saya kerjakan untuk Upduino v2.0 dan v3.0.
  • 6
  • GNU General Public License v3.0 only

BYU_PYNQ_PR_Video_Pipeline_Hardware

Perangkat Keras Pipa Video BYU Pynq PR.
  • 6

cyc1000-rsu

Proyek Peningkatan Sistem Jarak Jauh CYC1000 FPGA.
  • 6
  • MIT

WARP_Core

Inti Prosesor Wilson AXI RISCV.
  • 6

hVHDL_fpga_interconnect

bus interkoneksi ditulis dalam VHDL untuk mengakses data dalam modul FPGA.
  • 5
  • MIT

video_processing

Pemrosesan video waktu nyata pada FPGA.
  • 4

hVHDL_gigabit_ethernet

Pustaka VHDL untuk ethernet gigabit minimal yang dapat disintesis dengan antarmuka RGMII, ethernet minimal, parser header ip dan udp..
  • 4
  • MIT

minitel2.0

Membangun unit komputasi modern dari minitel lama untuk aplikasi domotik.
  • 4
  • GNU General Public License v3.0 only

rggen-vhdl-rtl

  • 4
  • MIT

vc_axi

  • 3

TectOH

Kotak Pasir Perangkat Keras Terbuka Tektonik.
  • 2
  • GNU Lesser General Public License v3.0 only

Xilinx-DPUV3.0-Vivado-Proj

Integrasi Deep Learning Processing Unit (DPU IP) dengan Application Processing Unit (APU) menggunakan (Zynq-7000 PS) di Xilinx Vivado Design Suite.
  • 2

es4

Kode untuk Tufts ES4 Pengantar Elektronik Digital.
  • 2
  • MIT

Arcade-MCR3_MiSTer

Arcade: Game berbasis Midway MCR3.
  • 2

Smallpond

Arsitektur RISC baru dibuat di CSE 490.
  • 2
  • MIT

BBC_DemiSTify

DemiSTify'ed BBC micro.
  • 0

sin_lut

Sederhana, tabel pencarian sinus berparameter.
  • 0

VHDL_real_time_simulation

Proyek sederhana untuk posting blog dengan model konverter uang yang dapat disintesis.
  • 0
  • MIT

TDP-11

  • 0

hlsVHDL_floating_point

  • 0
  • MIT

MultiCPU_Microprocessor

Ini adalah tugas akhir Arsitektur Komputer CS-401. Mikroprosesor dibangun menggunakan VHDL di Xilinx Vivado. Grup saya memutuskan untuk membuat sesuatu yang mirip dengan GPU yang dapat melakukan banyak kalkulasi sederhana secara bersamaan..
  • 0

EdgeDetectionAccelerator

Akselerator Deteksi Tepi Gambar berbasis FPGA.
  • 0
  • MIT

MaquinaDeVendas

Projeto apresentado for obtenção de nota parcial on disiplin Circuítos Digitais, da Universidade Tecnológica Federal do Paraná, kampus Apucarana..
  • 0